GTC 2016
自動運転の鍵を握る車載人工知能エンジン「DRIVE PX 2」のアーキテクチャを知る
クラスタ構造でスケーラブルな実行環境を提供
（2016/4/11 06:00）
- 2016年4月4日～7日（現地時間） 開催
- San Jose McEnery Convention Center
NVIDIAが主催するGPUソフトウェア開発者向け会議「GPU Technology Conference 2016」（以下、GTC 2016）には、さまざまなセッションが用意されている。その中でも、初日に行なわれるのがチュートリアル的なセッションになる。
チュートリアル的なセッションで多くの注目が集まっていたのが、NVIDIAが2016年のCESで発表した車載人工知能エンジン「DRIVE PX 2」に関するもの。このセッションでは、DRIVE PX 2の構造、ソフトウェアスタックなど内部アーキテクチャについての解説が行なわれた。
DRIVE PX 2をNVIDIAはAIスーパーコンピュータと呼んでおり、クルマの自動運転を実現するための車載デバイスとしてデザインされている。DRIVE PX 2の前モデルとなるDRIVE PXは、車載用SoC（System On a Chip）「Tegra X1」を2基搭載し、12chのカメラ入力を持つなどディープラーニングによる映像認識を強く意識した製品だった。
新たなDRIVE PX 2では、GPUアーキテクチャ“Pascal”採用のGPU2基に加え、次世代型車載SoC「次世代Tegra」を2基搭載。それらにより車載モジュールとしてFP16で8TFLOPSの処理能力を獲得している。これは、現行世代のGPUアーキテクチャ“Maxwell”の処理ユニットを内蔵するTegra X1を2基搭載したDRIVE PXの4倍の処理能力となる。
なにより大きく変わったのが、新たにLiDARの入力を持ったことや水冷筐体になったこと。NVIDIAのジェンスン・フアンCEOは、このようになった理由を自動車メーカーの要望によるものがあると答えており、より負荷のかかる処理を自動車メーカーが望んでいるということだ。消費電力も車載としては極めて大きい250Wとなっているが、これは開発段階に極力安定動作するよう水冷ユニットなどを装備したため。動作温度の安定化を狙ったものだろう。
この初日のセッションでは、最初に開発フローを紹介。NVIDIA DIGITSで学習し、学習結果をNVIDIA DRIVENETにポーティング。DRIVE PX 2で車載実行する。その結果を再びNVIDIA DIGITSで学習というようなものだ。
このDRIVE PX 2の持つI/O能力は70Gbit/sになるという。I/Oとして用意されているのは、GMSL Camera、CAN、GbE（Gigabit Ethernet）、HDMI、USBなどなど。
内部構造的には、2つの次世代TegraをGbEで接続。それぞれの次世代Tegraの内部にはPascalアーキテクチャの処理ユニットが搭載されており、その次世代Tegra内部のPascalとは別にPCI Express x4でPascal GPUを接続する。内蔵グラフィックスを持ちながら外付けビデオカードを搭載したPC 2台を、GbEで結んでクラスタが構築されている。
DRIVE PX 2のI/Oまわりは実際の開発環境に配慮されており、DRIVE PX 2で処理したデータを別途ログデータとして記録できるほか、RAWデータの記録も可能になっている。これにより、どのような映像をDRIVE PX 2がどのように判断したか後で検証することができ、開発サイクルの手助けになる。
ソフトウェア面ではNVIDIAの製品らしく豊富なツールを用意。デバッガーはもちろん、各GPUの負荷率なども分かり、ソフトウェアチューニングなどもできる。AUTOSARにも対応しており、AUTOSARとのつなぎ込みを行なうレイヤーについてはエレクトロビットが担当する。
この説明会の翌日、NVIDIA Pascal P110 GPUと、それを8基搭載する世界最速のスーパーコンピュータ「DGX-1」が発表された。DRIVE PX 2では一足先にPascalアーキテクチャのGPUが搭載されていたが、DGX-1が出たことによりPascalアーキテクチャでのソフトウェア開発サイクルが実現した。
各自動車会社が自動運転の1つの目標としているのが2020年。市販車への搭載を考慮すると1年～2年前にはある程度仕上がっている必要がある。そのようなタイムスケジュールを考えると、このPascalアーキテクチャによる自動運転車開発環境が本命となるのだろう。
