ニュース
三菱電機、鉄道などパワーエレクトロニクス機器の小型化・省エネ化に貢献する「6.5kV耐圧フルSiCパワー半導体モジュール」説明会
高耐圧パワー半導体モジュールとして世界最高の定格出力密度を実現
2018年1月31日 15:00
- 2018年1月31日 開催
三菱電機は1月31日、独自構造の採用により高耐圧パワー半導体モジュールとして世界最高の定格出力密度を実現した「6.5kV耐圧フルSiCパワー半導体モジュール」を発表。説明会を開催した。
今回発表されたモジュールは、フルSiC適用により、高出力密度化とスイッチング損失の大幅低減、動作周波数の向上が可能になり、高耐圧が求められる鉄道や電力向けパワーエレクトロニクス機器の小型化、省エネ化に貢献できるとしている。
数十kVの高電圧の架線を利用している鉄道システムの場合、この大電力を効率よく変換し、車輪を回す電動機を駆動するためのパワー半導体モジュールが求められる一方、鉄道の高性能化や情報化に伴い、車両の床下に変換器や電動機、変圧器だけでなく、補助電源や情報制御器など多数の機器が設置されるようになったことで、高電圧に対応できる省スペースのSiCモジュールが求められていた。
三菱電機 先端技術総合研究所 パワーモジュール技術部 部長の西沢昭則氏は、「鉄道の床下に搭載する機器は増大するだけでなく、大型化も進んでいる。従来のパワー半導体モジュールでは、変換器のサイズが大きくなり床下スペースに搭載できる機器に制約がでていた。今回の6.5kV耐圧フルSiCパワー半導体モジュールにより、大幅な高出力密度化が可能となり、床下の省スペース化、省エネ化、重量軽減、効率向上などのメリットが生まれる」とした。
従来は、異なる性能を持つダイオードとMOSFET（金属酸化膜半導体電界効果トランジスタ）を別々に搭載していたものを、6.5kV耐圧フルSiCパワー半導体モジュールでは、これらを1チップ化した「ダイオード内蔵SiC-MOSFET」を開発。これにより、従来に比べてチップ面積を半減。モジュールの体積も大幅に縮小できる。
西沢氏によると、「異なるチップを並列配置していたものを1チップ化したほか、表面の電極構造を見直し、1つの電極で、ダイオード内蔵MOSFETに電源を供給できるようにした」という。
また、高い熱伝導性と耐熱性を両立する絶縁基板と、信頼性の高い接合技術により、高放熱、高耐熱小型パッケージを採用することに成功。チップの発熱対策は、DOWAエレクトロニクス、三菱マテリアル、デンカ、日本ファインセラミックスの部材メーカー4社との連携により実現したという。
具体的には、熱の伝達経路である絶縁基板にはこれまで窒化珪素や窒化アルミニウムを採用していたが、この材料を見直したほかチップ直下の接合材についても従来のはんだから銀による接合へと変更。これによって、高放熱、高耐熱化のパッケージを実現した。
さらに、フルSiC化によりスイッチング損失の大幅な低減と、Si（シリコン）では困難であった高周波数動作が可能になり、パワーエレクトロニクス機器の省エネ化に加えて、周辺部品の小型化も実現できるという。
三菱電機は、低損失化と高耐圧化の両面から開発を進めてきた経緯がある。低損失化では、平面型によりセルサイズを40％削減、トレンチ構造の採用によりさらに30％を削減してきた。今回のモジュールでは、従来のSiによるパワー半導体モジュールに比べて、スイッチング損失を3分の1に抑えているという。
また、高耐圧化では2006年に1.2kV、2010年に1.7kV、2013年には3.3kVを達成。一般産業用途から大電力用途へと拡大してきた。今回は6.5kVとし、それをさらに大きく上まわることができたという。
西沢氏は、「今回の技術は、9.3kVA/ccという定格出力密度を実現しながら、高耐圧を実現した点が特徴になる。6.5kVの実現により、すべての耐圧をフルSiCパワー半導体モジュールでカバーできる」とした。9.3kVA/ccの定格出力密度は、従来のSiモジュールの5.1kVA/ccに比べて1.8倍になる。
なお、事業化の時期については未定としており、三菱電機 先端技術総合研究所 所長の水落隆司氏は、「今後、要素技術の改善や信頼性の確認、コスト低減の努力を進め、市場の要求を見極めて、早い時期に投入していく」とした。
今回のフルSiCパワー半導体モジュールは、国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の助成を受けて実施。国内で9件、海外で3件の特許を取得している。
